论文部分内容阅读
针对采用ASIC和软件实现HDLC协议处理器存在的灵活性差、速度低等问题，本文给出了一种基于FPGA的多通道HDLC协议处理器的实现方法，并对该处理器各功能模块中的关键技术进行了研究，给出了系统关键节点的仿真波形图。设计的HDLC协议处理器已通过了FPGA验证，工作可靠，且已成功应用于一通信设备样机的数据通信链路中。