论文部分内容阅读
随着物联网的兴起，嵌入式处理器也迎来了新一轮蓬勃发展。受限于应用需求，嵌入式处理器只能在严格控制成本、面积和功耗的前提下进行设计。MIPS架构的嵌入式处理器是主流商用产品之一。 本文结合嵌入式微控制器应用的特性，对32位中高端嵌入式处理器的设计需求进行分析。在此基础上，本文设计了一款MIPS兼容的嵌入式处理器，主要贡献和创新点如下: 基于需求分析的结果，设计了一套流水线结构:主频、效率及实现开销均衡的四级流水划分，前端共享的双执行通路结构，以及流水化访存写缓冲机制。 在充分挖掘指令集和流水线微结构特性的基础上，提出了基于序令牌的部分乱序调度机制。该调度机制针对乘除指令与非乘除指令的并发执行进行调度，可以在某些情况下允许乘除指令之后的非相关指令提前执行甚至写回，而提升执行效率。在指令序的维护方面，提出了一种基于序令牌的定序机制，可以用极低的资源开销满足执行效率与正确性。 基于嵌入式处理器对中断响应延迟的确定性和处理带宽的高需求，提出了一种快速中断响应机制:无等待中断采样策略和可配置硬件中断栈维护。无等待中断采样策略可以确保在任意情况下三拍内采样到中断请求，保证了中断响应延迟的确定性。可配置硬件中断栈维护，则有效地兼顾了上下文切换的硬件加速效率与软件编程的灵活性。 综合上述各项研究内容，本文用Verilog HDL语言实现了一款MIPS兼容32位嵌入式处理器，在FPGA平台上完成了功能验证和性能评估，并采用40纳米低功耗工艺库综合至物理版图，进行了时序、面积和功耗评估。在频率设定为100MHz下，所实现的嵌入式处理器评估面积为0.05mm2，工作功耗为20.5uW/MHz，性能达到3.48CoreMark/MHz。评估结果表明，所实现的嵌入式处理器优于同类别主流商用嵌入式处理器。